[스크랩] OP-AMP 회로(가산 증폭기 Summing Amplifier)

OP-AMP 회로(가산 증폭기 Summing Amplifier)

【 이론 】

그림 7-10과 같이 여러개의 입력저항을 동시에 OP-Amp의 반전입력(-)단자에 연결하면 가산기가 된다. 이 회로에 대해서 여러개의 입력전압이 합해져서 출력전압은 다음 식과 같이 된다.

 

$$ V_o = - left [ R_f over R_1 V_1 + R_f over R_2 V_2 + R_f over R_3 V_3 right ] = -R_f left[V_1 over R_1 + V_2 over R_2 + V_3 over R_3 right ]

 

이것은 입력이 여러개라는 사실 외에는 반전증폭기와 같다. 만일 궤환저항

$$ R_f~

와 입력저항

$$ R_1 , ~ R_2 ,

$$ R_3

를 모두 같게 하면 다음 식과 같이 된다.

 

$$ V_o = -(V_1 + V_2 + V_3 )

 

한편, 궤환저항 값의 크기를 3개의 같은 입력저항보다 크게 할 때, 이득을 가지는 회로로 구성된다. 각 입력에 대한 입력임피던스는 대응되는 입력저항의 값으로 결정된다.

이 회로의 유용한 또 하나의 회로구성은 전압을 평균하는 평균기(Averager)이다. 같은 입력저항에 대한 궤환저항의 비를 적절하게 선택함으로써 전체 입력저항의 합을 평균하는 값으로 할 수 있다. 예를 들면, 그림 7-10의 회로에서 세입력의 평균은 다음과 같이 된다.

 

$$ (V_o ) 평균치 = {V_1 + V_2 +V_3 } over 3

 

만일

$$ R_1 = R_2 = R_3 = R_f /3

이면 이들 세 입력신호의 평균치를 구할 수 있다.

//

출처 : UPS & 교정복지선교회

글쓴이 : 상과하 원글보기

메모 :