[스크랩] OP-AMP 회로 {반전 증폭기 (Inverting Amplifier)}

 

OP-AMP 회로 {반전 증폭기 (Inverting Amplifier)}

【 이론 】

그림 7-1은 OP-Amp를 반전증폭기로 결선한 것이다. 이것은 입력신호를

$$ R_1

을 통해서 반전입력(-) 단자에 가하기 때문이다.

$$ R_1

을 입력요소라 하고,

$$ R_2

를 궤환요소라 한다. 반전증폭기에 대한 출력전압은 다음 식으로 표현된다.

 

$$ V_O = - left [ R_2 over R_1 right ] V_i~

 

위 식에서 보면, 입력신호 전압에 대하여 출력전압은 위상이 반전이 되어 나타난다. 즉,

$$ 180 DEG $$

의 위상차가 난다. 폐루프이득(

$$ A_CL

)은 다음 식과 같이 정의된다.

 

$$ A_CL = V_O over V_i = - R_2 over R_1

 

결과적으로 반전증폭기의 전압이득은 1.0 이하, 1.0 이상 혹은 1.0과 같게 할 수가 있다. 이득의 크기는 저항

$$ R_1

과

$$ R_2

에 의해서 결정된다. 루프이득(

$$ A_L

)은 다음 식과 같다.

 

$$ A_L = A_OL over A_CL = A_OL [ R_1 over R_2 ]

 

여기서

$$ A_OL

은 개루프 이득을 나타낸다. 반전증폭기의 입력임피던스는 입력요소

$$ R_1

에 의해서 간단하게 되며, 비반전증폭 회로의 입력임피던스보다 훨씬 적게 될 수 있다. 회로의 출력임피던스(

$$ Z_O

)는 다음 식과 같이 OP-Amp고유의 출력임피던스와 회로의 루프이득에 의해서 결정된다. 즉, 다음과 같다.

 

$$ Z_O = Z_Oi over A_L = Z_Oi [ R_2 over {A_OL R_1} ]

여기서

$$ Z_Oi~

: 제조회사 사양서에서 정해진

OP-Amp 고유의 출력 임피던스

 

$$ R_1

과

$$ R_2

가 같은 특별한 경우에 대해서 이득이 1.0 인 반전증폭기로 되며, 이것은 출력신호의 크기는 그대로 입력신호와 같고, 극성만 반전시킬 때 사용되고 있다.

기본 반전증폭기의 폐루프이득은 그림 7-2와 같이 다른 궤환 저항을 바꿈으로서 제어할 수 있다. 한편, 아날로그 스위치(예를들면, 4016 CMOS)를 사용하면 그림 7-3과 같이, OP-Amp의 전압이득을 디지탈적으로 제어할 수 있게 된다.

4016 CMOS는 ON상태의 저항이 보통

$$ 300 OMEGA~

이며, 따라서 이 스위치 제어시 각 폐루프에 대한 전압이득의 계산은 궤환저항의 저항값에 ON상태의 저항

$$ 300 OMEGA~

을 감안하여 설계하면 된다. 아날로그 스위치는 디지탈 회로에 의해 쉽게 제어 될 수 있다.

 

 

출처 : UPS & 교정복지선교회

글쓴이 : 상과하 원글보기

메모 :