[스크랩] OP-AMP 회로(차동 증폭기 Difference Amplifier))

OP-AMP 회로(차동 증폭기 Difference Amplifier)) 

【

그림 7-9와 같이 OP-Amp의 반전 입력(-)단자와 비반전 입력(+)단자에 동시에 입력전압이 가해질 때, 차동증폭기로 구성된다.

$$ V_2 prime

점이 접지되고

$$ V_2

가 "0" 라고 가정하면, 그림 7-1과 유사한 모양이 되어 간단한 반전증폭기로 된다. 출력전압은 다음과 같다.

 

$$ V_o = - left [ R_f over R_1 right ] V_1

 

다음에

$$ V_2 prime

에서 단락회로를 제거하고, 입력신호

$$ V_1

을 접지시키면 비반전 증폭기로 구성된다. OP-Amp의 실제 입력전압은

$$ V_2 prime

가 되는데, 이것은 입력전압

$$ V_2

를 전압기에서 분할한 전압이다.

 

$$ V_o = left [ 1+ R_f over R_1 right ] V_2 prime = left [ 1+ R_f over R_1 right ] left [R_3 over {R_2 + R_3} right] V_2

여기서,

$$ V_2 ' = ( R_3 over {R_2 + R_3}) V_2

 

위 식을 결합하면, 차동증폭기에 대한 출력전압이 입력전압

$$ V_1

과

$$ V_2

의 함수로 표현된다.

 

$$ V_o = - left [ R_f over R_1 right] V_1 + left [ 1+ R_f over R_1 right ] left [R_3 over {R_2 + R_3 } right ] V_2

 

오른쪽의 첫째항은 반전된 출력인 반면에, 두번째 항은 비반전된 출력이 된다. 그림 7-9의 회로가 차동증폭기로 사용될 때, 전압이득(G)은 4개의 저항으로 표현될 수 있다.

 

$$ R_f = GR_1 , ~~~R_f = R_3 , ~~~ R_2 = R_1

 

4개의 모든 저항이 같을 때, 출력전압은 다음과 같이 된다.

 

$$ V_o = V_2 - V_1

 

그래서 출력전압은

$$ V_2

와

$$ V_1

의 차가 된다. 이러한 회로는 단위이득(이득이 1.0) 아날로그 감산기라고 한다.

출처 : UPS & 교정복지선교회

글쓴이 : 상과하 원글보기

메모 :